در این مقاله سخت افزار سیستم رمزنگار DES طراحی و عملکرد آن بررسی می شود. این سخت افزار که پالس ساعت 20MHz کار می کند ، قادر است که داده های ورودی را با نرخی برابر Mbps 80 رمز کند که نسبت به سخت افزارهای موجود ،دو برابر سریعتر است. سخت افزار طراحی شده بصورت مدار مجتمع ساخته می شود. کلیه مراحل طراحی و بررسی عملکرد سخت افزار با استفاده از زبان استاندارد VHDL انجام شده است. مزیت استفاده از VHDL این است که به سادگی می توان سخت افزار طراحی شده را در یک تراشه ساخت. این کار با استفاده از ابزار مبتنی بر VHDL انجام می شود.
شرافت, احمد رضا, & محضب, محمود. (1379). طراحی سخت افزار سیستم رمزگذاری و رمزگشائی DES با استفاده از زبان
شبیه ساز VHDL. نشریه دانشکده فنی, 34(1), -.
MLA
احمد رضا شرافت; محمود محضب. "طراحی سخت افزار سیستم رمزگذاری و رمزگشائی DES با استفاده از زبان
شبیه ساز VHDL". نشریه دانشکده فنی, 34, 1, 1379, -.
HARVARD
شرافت, احمد رضا, محضب, محمود. (1379). 'طراحی سخت افزار سیستم رمزگذاری و رمزگشائی DES با استفاده از زبان
شبیه ساز VHDL', نشریه دانشکده فنی, 34(1), pp. -.
VANCOUVER
شرافت, احمد رضا, محضب, محمود. طراحی سخت افزار سیستم رمزگذاری و رمزگشائی DES با استفاده از زبان
شبیه ساز VHDL. نشریه دانشکده فنی, 1379; 34(1): -.
)